A lo largo del ciclo de vida de los procesos de 5, 3 y 2 nm de TSMC, la superficie ocupada por una celda SRAM apenas se redujo, pero hacia 2028 el proceso A14 debería permitir un escalado superior al 19 %. Esto hará posible crear chips con más capacidad de caché o reducir su tamaño.
Fuente de la imagen: Intel
En la fabricación litográfica es habitual probar los nuevos nodos tecnológicos con celdas de memoria SRAM, de estructura bastante simple. Los fabricantes de chips procuran reducir la superficie que ocupa cada celda de memoria en el chip con cada generación de proceso, pero en TSMC esta área llevaba estancada desde la llegada de la tecnología N5, ya que no bajaba de 0,021 μm
2
. Según DigiTimes, con el paso a la tecnología A14 se ha vislumbrado un avance en este terreno, pues la superficie de la celda SRAM se podrá reducir por debajo de 0,017 μm
2
, según las estimaciones de la propia compañía.
Por un lado, esto supone una reducción de la superficie de la celda de más del 19 % respecto al proceso N5. Por otro, teniendo en cuenta que TSMC inició la producción en serie de chips de 5 nm en 2020, podría indicar el fin de casi ocho años de estancamiento: la compañía planea empezar la producción en serie de productos con el proceso A14 en 2028. Con los procesos N3 y N2, que TSMC introdujo entre esos años, la superficie de la celda SRAM con disposición 6T apenas varió.
Además, si se logra ese avance, TSMC podrá superar los valores actuales de densidad de SRAM de Intel. Esta, con su tecnología Intel 18A, puede alcanzar una superficie de celda SRAM de hasta 0,021 μm
2
, pero en 2028 adoptará la más avanzada Intel 14A, cuyos datos de escalado de celdas SRAM aún no se han anunciado. Samsung Electronics no hace públicas estas características de sus procesos.
Además de aumentar un 20 % la densidad de transistores respecto a N2, el proceso A14 de TSMC permitirá elevar un 10–15 % su velocidad de conmutación o reducir un 30 % el consumo energético con el mismo rendimiento. Aparte de un mejor escalado de las celdas SRAM, también debería haber avances en los elementos lógicos del chip. Unas celdas SRAM más compactas permitirán alojar más memoria en el chip o reducir el tamaño de los circuitos integrados.
TSMC ha desarrollado otras novedades, como una capa de redistribución con paso de 4,5 μm para la integración espacial, condensadores de alto rendimiento, interconexiones entre capas y otras tecnologías de integración a nivel de sistema. Está previsto que la producción en masa de chips con la tecnología A14 comience en 2028.